第(3/3)頁(yè)

    寧為的意思是要繞開現(xiàn)有的各種架構(gòu)跟指令集，又牽扯到兼容性的問(wèn)題。

    實(shí)際上現(xiàn)階段AI芯片本就有現(xiàn)成的解決方案，比如FPGA。

    跟寧為的構(gòu)思不同，F(xiàn)PGA直接就可以理解為一種萬(wàn)能芯片，有著統(tǒng)一的結(jié)構(gòu)。

    用戶通過(guò)燒入 FPGA 配置文件，來(lái)定義這些門電路以及存儲(chǔ)器之間的連線，用硬件描述語(yǔ)言對(duì) FPGA 的硬件電路進(jìn)行設(shè)計(jì)。每完成一次燒錄，F(xiàn)PGA內(nèi)部的硬件電路就有了確定的連接方式，具有了一定的功能，輸入的數(shù)據(jù)只需要依次經(jīng)過(guò)各個(gè)門電路，就可以得到輸出結(jié)果。

    這種方式顯然比寧為設(shè)計(jì)的這種ASIC模式更具性價(jià)比。雖然FPGA也有自身的缺點(diǎn)，比如性能比不上 ASIC 芯片，價(jià)格也比 ASIC 芯片更高。

    原因是現(xiàn)在各種人工智能的深度學(xué)習(xí)算法正處于快速發(fā)展期，迭代極快，如果照著寧為的想法每種結(jié)構(gòu)都要設(shè)計(jì)對(duì)應(yīng)配套的最優(yōu)化可燒錄配置文件，也就意味著每次算法更迭，都要在對(duì)象庫(kù)里更新新一代的專用芯片結(jié)構(gòu)。

    一旦更新慢了，就落伍了……

    所以整個(gè)項(xiàng)目組沒(méi)幾個(gè)人看好這款EDA軟件的前景。

    但每個(gè)人的想法卻又有不同。

    有的人覺(jué)得無(wú)所謂，反正撥款下來(lái)了，不管怎么樣，大家都多少都能賺點(diǎn)。至于這款軟件有沒(méi)有實(shí)用價(jià)值，也沒(méi)啥好在意的。

    反正是專項(xiàng)撥款，不用白不用。

    但也有人覺(jué)得這樣不妥。

    公家的錢也是錢，現(xiàn)在實(shí)驗(yàn)室的盤子就這么大，在他們的項(xiàng)目上用的多了，別的項(xiàng)目就要削減資金。

    把這錢用在注定沒(méi)什么價(jià)值的項(xiàng)目上，其他有價(jià)值的項(xiàng)目怎么辦？

    于是沉默過(guò)后，有人發(fā)出了不同的聲音。

    “寧為，能不能解釋下，設(shè)計(jì)這款軟件的初衷是什么？實(shí)用價(jià)值又在哪里？”

    　　


    第(3/3)頁(yè)